Ampere Computing 公司首席產品官 Jeff Wittich 近日接受采訪時表示，將于今年晚些時候推出AmpereOne-2，配備12 個內存通道，改進性能的A2 核心。
AmpereOne-2 的 DDR5 內存控制器數量將增加 33%，內存帶寬將增加多達 50%。
此外該公司目前正在研究第三代芯片 AmpereOne-3 ，計劃在 2025 年發布，擁有 256 個核心，采用臺積電的 3nm（3N）工藝蝕刻。IT之家附上路線圖如下：
AmpereOne-3 將采用改進后的 A2+ 核心，且每個核心采用雙芯粒（Chiplets）設計，而每個小芯粒最高支持 128 個核心。
該網站預計 AmpereOne-3 將支持 PCI-Express 6.0 I / O 控制器，并進一步擴大 DDR5 內存控制器數量。
